“设计师可以分成两类，一类已经遇到了信号完整性问题，另一类即将遇到信号完整性的问题。”
某公司的一条警句

1.1 信号完整性、电源完整性与电磁兼容的含义

在这三类问题之间也存在看相当大的重叠：

  1. 信号完整性（SignalIntegrity，SI），指信号波形的失真；
  2. 电源完整性（PowerIntegrity，PI），主要指为有源器件供电的互连线及各相关元件上的噪声；
  3. 电磁兼容（ElectroMagneticCompatibility，EMC），主要指产品自身产生的电磁辐射和由外场导入产品的电磁干扰。

信号完整性/电源完整性/电磁兼容领域中如下所示的6种类型的问题之一有关：

  1. 单一网络的信号失真：
  2. 互连线中频率相关损耗引起的上升边退化：
  3. 两个或多个网络之间的串扰：
  4. 作为串扰特殊形式的地弹和电源弹： 5电源和地分配中的轨道塌陷：
  5. 来自整个系统的电磁干扰和辐射

1.2 单一网络的信号完整性

使得信号所感受到的阻抗改变情况来自一下几点

  1. 互连线末端：
  2. 线宽变化；
  3. 层转换：
  4. 返回路径平面上的间隙：
  5. 接插件：
  6. 路由拓扑的改变，比如分支线、T形线或桩线
1
提示减小阻抗突变问题的方法是让整个网络中的信号所感受到的阻抗保持不变

通常通过以下4种最佳设计实践加以实现

  1. 使用线条阻抗为常量或所谓“可控的”电路板，这通常意味着使用均匀的传输线
  2. 为了控制未端的反射，采用电阻器的端接匹配策略去控制反射，让信号看不到阻抗有变化
  3. 使用沿线拓扑的阻抗维持恒定的布线规则。这就要采用点到点布线，最小化支路长度或短桩线。
  4. 设计不均匀的传输线结构，以减轻线的不连续性。要对线的几何特征进行精细设计，以修整边缘场。

单一网路中存在的三个方面问题

  1. 线路阻抗不连续
  2. 导线和介质中与频率相关的损耗
  3. 时序问题

1.3 串扰

1
提示 正是网络之间的容性耦合和感性耦合，为有害噪声从一个网络到达另一个网络提供了路径。同时也可以将其描述为从攻击网络到受害网络边缘电磁场的作用


在两种不同的情况下会发生串扰。一种情况是互连线为均匀传输线，电路板上的大多数线条属于这种情况：另一种情况是互连线为非均匀传输线，如接插件和封装的场合。在可控阻抗传输线上，线条有很宽的均匀返回路径，其容性耦合与感性耦合的程度大致相当。

返回路径为均匀平面时的结构是实现最低串扰的结构，一且使返回路径的均匀平面发生变化，就会增加两个传输线之间的耦合噪声。发生这种情况时，例如当信号经过接插件且多个信号共用的返回路径是一个引脚而不是一个平面时，感性耦合噪声比容性耦合噪声增加得更多。

当感性耦合噪声处于主导地位时，通常把这种串扰归为开关噪声、噪声、-d噪声、地弹、同时开关噪声（SimultaneousSwitchingNoise，SSN）或同时开关输出（SimultaneousSwitching Output，SSO）噪声。这类噪声是由耦合电感（即所谓的互感） 产生的。开关噪声大多发生在接插件、封装和过孔处。在这些结构中，电流返回路径的导体不是一个大的均匀平面。
地弹实际上是同一个导体上返回电流重叠而出现的一种特殊情况，这些路径之间的互感非常大。图1.8为封装中相邻线网的信号路径和返回路径之间的大互感产生的同时开关输出噪声。

1.4 轨道塌陷噪声

当通过电源路径和地路径的电流发生变化，如芯片输出翻转或内核中的门翻转时，在电源路径和地路径之间的阻抗上将产生一个压降。当电源分配网络中存在电抗元件，尤其是当其并联谐振时，电源开关电流会导致在电源轨道上出现更高的电压尖峰。

1
提示为了能在开关电流切换时降低电源轨道上的电压噪声，最佳的设计方法就是将电源分配网络设计为低阻抗的

而设计一个低阻抗电源分配系统应考虑以下特性

  1. 相邻的电源和地分配层平面的介质应尽可能薄，以使它们更紧密贴近：
  2. 加装多个低电感去耦电容器；
  3. 封装时安排多个很短的电源和地引脚：
  4. 低阻抗稳压模块（VoltageRegulatorModule，VRM）：
  5. 封装去耦（On-PackageDecoupling，OPD）电容器；
  6. 片内去耦（On-ChipDecoupling，ODC)电容。

1.5 电磁干扰

共模电流的辐射远场强度随看频率而线性增加，而差分电流的辐射远场强度与频率的平方成正比。随着时钟频率的提高，对辐射的要求必然也会提高。

电磁干扰包括三个方面问题： 噪声源，辐射传播路径和天线

1
提示两种最常见的电磁干扰源如下所示。（1）一部分差分信号转换成共模信号，最终在外部的双绞电缆线上输出：（2）电路板上的地弹在外部单端屏蔽线上产生共模电流附加的噪声可以由内部产生的辐射泄漏逸出屏蔽罩而引起

1.6 信号完整性的两个重要推论

第一个重要推论是，随着上升边的减小，这6种问题都会变得更严重
第二个重要推论是，解决信号完整性的有效办法在很大程度上基于对互连线阻抗的理解

1.7 电子产品的趋势

1
2
3
提示随着晶体管特征尺寸持续缩小，上升边必然持续减小，并且时钟频率也必然持续提高。
提示时钟频率持续提高，意味着上升边不断下降，信号完整性问题变得难以解决。
提示由于所有芯片制造厂商都转而采用成本更低、特性更好的生产工艺生产出来的芯片的上升边更短了：尽管时钟频率低于50MHz但产品中仍可能发生信号完整性问题。

1.8 新设计方法学的必要性

1
提示需要一种新的产品设计方法来确保在产品设计周期中尽早地确定并消除产品的信号完整性问题。为了满足越来越短的设计周期时间，产品必须一开始就符合性能指标

1.9 一种新的产品设计方法学

  1. 在这6个关键策略中，首先要确定产品中将出现哪些特定的信号完整性/电源完整性电磁兼容间题并应予以避免。
  2. 找出每个同题的根本原因
  3. 应用杨曼（Youngman）准则，要将引发问题的根本原因转化为最佳设计实践
  4. 当情况是免费的且不增加任何成本时，应始终遵循以上可称为“偏好”的最佳设计实。
  5. 采用分析工具，包括经验法则、解析近似和数值仿真，去评估设计（虚拟原型）的利弊以优化设计的性能、成本、风险和进度。
  6. 在整个设计周期中，采用测量技术以降低风险，并提高预期质量的可信度。

1.10 仿真

有如下3种电气仿真工具可用来预估互连线对信号行为造成的模拟效应

  1. 电磁仿真器或3D全波一场求解器。在时域或频域中，使用所设计的儿何边界条件和材料属性对麦克斯韦方程组进行求解，并仿真出各个位置的电场和磁场
  2. 电路仿真器。在时域或频域中，对各种电路元件对应的微分方程进行求解，并运用基尔霍夫电流、电压关系来预估各个电路节点处的电压和电流。这些通常都是与SPICE兼容的仿真器。
  3. 数值仿真工具。先综合输入波形，再依据互连线的S参数模型求解其冲激响应，然后采用卷积积分或其他数值方法计算每个端口的输出波形
    1
    提示为了能够准确预测互连线结构不均匀性的影响，例如封装走线、接插件、过孔以及安装在焊盘上的分立元件等三维全波电磁仿真器是必不可少的工具。

1.11 模型与建模

1
2
提示通常，作为终端用户，必须坚持让厂商提供元件模型质量的某种确认。
提示尽管所有SPICE或行为仿真器软件本身的固有精确度一般都非常好，但仿真的质量只能与被仿真模型的质量相当。人们用“垃圾进垃圾（GarbageIn，GarbageOut，GIGO）” 这句话来生动地刻画电路仿真

1.12 通过计算创建电路模型

1
2
提示实际上在当今全球性的竞争市场中，所有产品开发项目的目标就是在时间、费用和风险预算内，完成符合性能指标的设计。
提示在设计周期中，正确的折中方案确定得越早，开发时间就越短，开发费用也就越低

为了分析折中，将预估性能或电气特性的近似方案分成如下3级：
1.经验法则： 2.解析近似： 3.数值仿真。

1.13 三种测量技术

测量无源元件的仪器主要有如下3种：

  1. 阻抗分析仪：
  2. 量网络分析仪（Vector-NetworkAnalyzer，VNA）：
  3. 时域反射计（Time-DomainReflectometer，TDR）

1.14 测量的作用

  1. 验证“设计/建模/仿真”过程的准确程度。避免由于使用未经验证的过程而浪费大量的资源。
  2. 验证委托加工元器件是否满足性能指标。
  3. 提取装连结构中的材料属性，作为模拟工具的输入参数。
  4. 在设计周期的每个阶段，当元器件是现成的或可从经销商处外购时，应通过测量为器件创建模型。
  5. 在设计周期的每个阶段，当元器件是从经销商处外购时，对元器件影响系统性能的情况进行实测。这是一种不需要建立模型而确定预期性能的快速方法。
  6. 在设计周期的每个阶段，当元器件是从经销商处外购时，通过测试对功能模块或系统进行调试。

1.15 小结